



Projekt współfinansowany ze środków Unii Europejskiej w ramach Europejskiego Funduszu Społecznego

Wydział Elektryczny Politechniki Białostockiej zaprasza na bezpłatne szkolenie w ramach **Programów skierowanych do osób spoza społeczności akademickiej**.
Szkolenia i kursy adresowane są do osób chcących podnosić swoje kwalifikacje zawodowe, skierowane do osób pracujących w przedsiębiorstwach, szkolnictwie oraz bezrobotnych.

Kurs ***Projektowanie systemów cyfrowych z wykorzystaniem logiki programowalnej***

Celem kursu jest przygotowanie uczestników do samodzielnego projektowania, implementacji oraz diagnostyki systemów cyfrowych stosujących współczesne układy programowalne strukturalnie (CPLD, FPGA, ASIC).

Zakres kursu obejmuje następujące zagadnienia: przegląd architektur współczesnych układów programowalnych, wprowadzenie do narzędzi projektowych CAD PLD, wybrane elementy języka opisu sprzętowego VHDL, miękkie rdzenie procesorów wbudowanych oraz wybrane zagadnienia testowania i diagnostyki systemów cyfrowych. Kurs jest adresowany do konstruktorów, pracowników diagnostyki i serwisu systemów cyfrowych. Zapewniamy materiały szkoleniowe oraz laboratorium wyposażone w niezbędne oprogramowanie i prototypowe moduły projektowe.

Uczestnictwo w kursie jest całkowicie **BEZPŁATNE**

Termin rekrutacji:
26.06.2013 (od godz. 10:00) – 29.08.2013 (do godz. 14:00)

Terminarz kursu: 6.09.2013. - 28.09.2013.

1. piątek 6.09.2013 r. – 2 godz. wykład + 1 godz. laboratorium
2. sobota 7.09.2013 r. – 2 godz. wykład + 2 godz. laboratorium
3. piątek 13.09.2013 r. – 1 godz. wykład + 2 godz. laboratorium
4. sobota 14.09.2013 r. – 2 godz. wykład + 2 godz. laboratorium
5. piątek 20.09.2013 r. – 1 godz. wykład + 2 godz. laboratorium
6. sobota 21.09.2013 r. – 2 godz. wykład + 2 godz. laboratorium
7. piątek 27.09.2013 r. – 4 godz. laboratorium
8. sobota 28.09.2013 r. – 2 godz. wykład + 3 godz. laboratorium

Liczba uczestników w jednym kursie – 8 osób,

Liczba godzin dydaktycznych dla uczestnika w jednym kursie – 30 godzin, w tym

- Liczba godzin wykładów w ramach jednego kursu – 12 godzin
- Liczba godzin laboratoriów w ramach jednego kursu – 18 godzin

Ilość grup laboratoryjnych – 1

Ilość osób w grupie laboratoryjnej - 8

„Podniesienie potencjału uczelni wyższych jako czynnik rozwoju gospodarki opartej na wiedzy”



Biurow Partnera Projektu:
ul. Suchowolca 6 lok. 306
15 - 555 Białystok
tel. 85 732 12 93 wew. 121
e-mail: wiemywiecej@wsap.edu.pl

www.wiemywiecej.edu.pl

Biurow Lidera Projektu:
ul. Wiejska 45 A lok. 17
15 - 351 Białystok
tel. 85 746 91 68
e-mail: wiemywiecej@pb.edu.pl





Projekt współfinansowany ze środków Unii Europejskiej w ramach Europejskiego Funduszu Społecznego

Miejsce szkolenia: Wydział Elektryczny Politechniki Białostockiej,
ul. Wiejska 45D, 15-351 Białystok

Program szczegółowy szkolenia:

Lp.	Temat zajęć	Osoba prowadząca	Forma zajęć	Liczba godzin	Termin zajęć dydaktycznych
1	Wybrane elementy obsługi systemu CAD PLD na przykładzie Quartus II	dr inż. Marian Gilewski	Wykład + Laboratorium	3	6.09.2013 r. (godz. 18.00-20.30) sale – 247/244
2	Przegląd architektur wybranych układów FPGA, elementy języka VHDL	dr inż. Marian Gilewski	Wykład + Laboratorium	4	7.09.2013 r. (godz. 10.00-13.30) sale – 247/244
3	Przegląd architektur wybranych układów CPLD/ASIC, konstrukcje języka VHDL	dr inż. Marian Gilewski	Wykład + Laboratorium	3	13.09.2013 r. (godz. 18.00-20.30) sale – 247/244
4	Środowisko projektowe ISE, struktury hierarchiczne w VHDL	dr inż. Marian Gilewski	Wykład + Laboratorium	4	14.09.2013 r. (godz. 10.00-13.30) sale – 247/244
5	Elementy biblioteczne oprogramowania CAD PLD	dr inż. Marian Gilewski	Wykład + Laboratorium	3	20.09.2013 r. (godz. 18.00-20.30) sale – 247/244
6	Miękkie rdzenie procesorowe układów FPGA na przykładzie Nios II	dr inż. Marian Gilewski	Wykład + Laboratorium	4	21.09.2013 r. (godz. 10.00-13.30) sale – 247/244
7	Synteza złożonego jednoukładowego systemu cyfrowego	dr inż. Marian Gilewski	Laboratorium	4	27.09.2013 r. (godz. 18.00-21.30) sala – 244
8	System testowania krawędziowego JTAG	dr inż. Marian Gilewski	Wykład + Laboratorium	5	28.09.2013 r. (godz. 10.00-14.15) sale – 247/244

Szkolenie realizowane jest przez Wydział Elektryczny Politechniki Białostockiej,
ul. Wiejska 45D, 15-351 Białystok.

„Podniesienie potencjału uczelni wyższych jako czynnik rozwoju gospodarki opartej na wiedzy”



Biurowisko Partnera Projektu:
ul. Suchowolca 6 lok. 306
15 - 555 Białystok
tel. 85 732 12 93 wew. 121
e-mail: wiemywiecej@wsap.edu.pl

www.wiemywiecej.edu.pl

Biurowisko Lidera Projektu:
ul. Wiejska 45 A lok. 17
15 - 351 Białystok
tel. 85 746 91 68
e-mail: wiemywiecej@pb.edu.pl





Zasady rekrutacji na szkolenie – w skrócie:

Rekrutacja rozpoczyna się 26 czerwca 2013 od godz. 10:00 - od tej chwili na stronie <http://pb.wiemywiecej.edu.pl/szkolenia/> w zakładce FORMULARZ ZGŁOSZENIOWY będzie aktywny elektroniczny formularz rekrutacyjny. O kolejności na liście kandydatów decydować będzie moment wpłynięcia do Biura Projektu tego wypełnionego formularza w wersji elektronicznej. Następnie trzeba pobrać wymagane dokumenty (dostępne jako załączniki w formacie Worda na stronie z informacją o kursie). Po ich wypełnieniu i podpisaniu należy dostarczyć je osobiście lub przez pocztę do Biura Projektu (Politechnika Białostocka, ul. Wiejska 45A (Budynek Rektoratu – pierwszy od strony ul. Wiejskiej) pokój nr 17 (w części B), 15-351 Białystok, tel. 85 746 91 68) do 29 sierpnia 2013 do godz. 14:00. Dodatkowo należy dostarczyć kserokopię obu stron dowodu osobistego. W przypadku dokumentów w wersji papierowej liczy się data ich wpłynięcia do Biura Projektu, a nie data stempla pocztowego. Proszę nie przynosić dokumentów na Wydział Elektryczny.

Szczegółowy regulamin rekrutacji i uczestnictwa znajduje się na stronie z informacją o kursie w załączniku *Regulamin uczestnictwa*.

Szczegółowych informacji udzielają:

Biuro Lidera Projektu – **miejsce składania dokumentów:**

Politechnika Białostocka
ul. Wiejska 45A, 15-351 Białystok, lok. 17
tel. (85) 746-91-68
e-mail: wiemywiecej(+)pb.edu.pl

Koordynator szkoleń Wydziału Elektrycznego:

dr inż. Norbert Litwińczuk
Politechnika Białostocka, Wydział Elektryczny
ul. Wiejska 45D, 15-351 Białystok, pok. 305
e-mail: we.szkolenia(+)pb.edu.pl
www.teleinfo.pb.edu.pl/szkolenia

Opiekun merytoryczny szkolenia: dr inż. Marian Gilewski

Politechnika Białostocka, Wydział Elektryczny
ul. Wiejska 45D, 15-351 Białystok, pok. 242
e-mail: pbwemagi(+)pb.edu.pl

